招待講演

• H. Nakamura, [Forum]Normally-Off Computing for Sensor-Net Applications, IEEE international Solid-State Circuits Conference (ISSCC). Feb. 2013.
• H. Nakamura, T. Nakada, and S. Miwa, [Invited Paper] Normally-Off Computing Project : Challenges and Opportunities, The 19th Asia and South Pacific Design Automation Conference (ASP-DAC), Special Session 1S-1, pp.1--5, Jan. 2014.
• H. Nakamura, [Keynote]Challenges and Opportunities of Normally-Off Computing, 13th International Forum on Embedded MPSoC and Multicore, Jul. 2013.
• 中田尚，[チュートリアル講演]組込みシステムのためのノーマリーオフコンピューティング，電子情報通信学会ソサイエティ大会チュートリアル講演，CT-2-5，Sep. 2013.

論文誌

• Noriyuki Miura, Yusuke Koizumi, Yasuhiro Take, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo, and Hiroshi Nakamura, A Scalable 3D Heterogeneous Multicore with an Inductive ThruChip Interface 3D NoC, IEEE Micro, Vol.33, Issue 6, pp.6-15, Nov/Dec. 2013.
• H. Nakamura, W. Wang, Y. Ohta, K. Usami, H. Amano, M. Kondo, and M. Namiki, "Fine-Grained Run-Tume Power Gating through Co-optimization of Circuit, Architecture, and System Software Design", IEICE Transactions on Electronics, Vol.E96-C No.4 pp.404-412, 2013 (Invited).
• 有間 英志，薦田 登志矢，中田 尚，三輪 忍，中村 宏， "キャッシュ電源遮断時の性能ペナルティ削減のための損失データプリフェッチ"， 情報処理学会論文誌 コンピューティングシステム, Vol.6, No.3, pp.118-130，2013．

国際会議・ワークショップ

• M. Kondo, H. Kobayashi, R. Sakamoto, M. Wada, J. Tsukamoto, M. Namiki, W. Wang, H. Amano, M. Kensaku, K. Masaru, K. Usami, T. Komoda, and H. Nakamura, "Design and Evaluation of Fine-Grained Power-Gating for Embedded Microprocessors", Proceedings of the 17th Design, Automation, and Test in Europe Conference (DATE'14), pp.xxx-xxx, Mar 2014.
• K. Usami, M. Kudo, K. Matsunaga, T. Kosaka, Y. Tsurui, W. Wang, H. Amano, H. Kobayashi, R. Sakamoto, M. Namik, M. Kondo, and H. Nakamura, "Design and Control Methodology for Fine Grain Power Gating Based on Energy Characterization and Code Profiling of Microprocessors", Proceedings of the 19th Asia and South Pacific Design Automation Conference (ASP-DAC'14)
• Y.Koizumi, N.Miura, Y.Take, H.Matsutani, T.Kuroda, H.Amano, R.Sakamoto, M.Namiki, K.Usami, M.Kondo, and H.Nakamura, Demonstration of a Heterogeneous Multi-Core Processor with 3-D Inductive Coupling Links, FPL2013, Sept. 2013
• N.Miura, Y.Koizumi, E.Sasaki, Y.Take, H.Matsutani, K.Usami, T.Kuroda, H.Amano, R.Sakamoto, M.Namiki, K.Usami, M.Kondo, and H.Nakamura, A Scalable 3D Heterogeneous Multi-Core Processor with Inductive-Coupling ThruChip Interface, (Poster) HOTCHIPS 2013, August 2013.
• T. Komoda, S. Hayashi, T. Nakada, S. Miwa and H. Nakamura, "Power Capping of CPU-GPU Heterogeneous Systems through Coordinating DVFS and Task Mapping", Proceedings of the 31st IEEE International Conference on Computer Design (ICCD'13), pp.349-356, Oct. 2013.
• T. Nakada, S. Miwa, K. Yano and H. Nakamura, "Performance Modeling for Designing NoC-based Multiprocessors", Proceedings of the IEEE International Symposium on Rapid System Prototyping (RSP'13), pp.30-36, Oct. 2013.
• T. Komoda, N. Maruyama, S. Miwa and H. Nakamura, "Integrating Multi-GPU Execution in an OpenACC Compiler", Proceedings of the 42nd International Conference on Parallel Processing (ICPP'13), pp.260-269, Oct. 2013.
• S. Miwa, S. Aita and H. Nakamura, "Performance Estimation of High Performance Computing Systems with Energy Efficient Ethernet Technology", Proceedings of the International Conference on Energy-Aware High Performance Computing (EnA-HPC'13), pp.1-, Sep. 2013.
• Y. He, H. Sasaki, S. Miwa and H. Nakamura, "McRouter: Multicast within a Router for High Performance Network-on-Chips", Proceedings of the 22nd International Conference on Parallel Architectures and Compilation Techniques (PACT'13), pp.319-329, Sep. 2013.
• Y. He, H. Sasaki, S. Miwa and H. Nakamura, "Predict-more Router: A Low Latency NoC Router with More Route Predictions", Proceedings of the 3rd Workshop on Communication Architecture for Scalable Systems (CASS'13), pp.842-850, May. 2013.

研究報告

• 畑中 智貴，中田 尚，中村 宏， "周期実行システムにおける動的省電力タスクスケジューリング"， 情報処理学会研究報告 2014-SLDM-165, No.4, pp.1-6, 2014.
• Thang Cao，Masaaki Kondo，Hiroshi Nakamura， "A Preliminary Study on Energy Saving of Personal IT Equipment by User Recognition"， 情報処理学会研究報告 2014-SLDM-165, No.42, pp.1-6, 2014.
• 酒井 崇至，薦田 登志矢，三輪 忍，中村 宏， "電力制約下における蓄電池を用いたHPCシステムの性能向上"， 情報処理学会研究報告 2014-HPC-143, No.25, pp.1-6, 2014.
• 米澤 亮太，會田 翔，三輪 忍，中村 宏， "物理メモリの増減による電力制約下でのHPCシステムの性能向上"， 情報処理学会研究報告 2014-HPC-143, No.24, pp.1-8, 2014.
• 會田 翔，三輪 忍，中村 宏， "ロードバランスを考慮した電力制約下におけるCPUのDVFS制御"， 情報処理学会研究報告 2014-HPC-143, No.23, pp.1-8, 2014.
• 三輪 忍，井上 聖等，中村 宏， "ターボ・モード強化のための面積効率に優れたマイクロプロセッサとその設計手法"， 情報処理学会研究報告 2014-ARC-208, No.12, pp.1-10, 2014.
• 藤原 祐太，松本 洋平，和田 康孝，近藤 正章，本多 弘樹， "使用コア数最適化とDVFSを用いたGPUの省電力化手法の検討" 情報処理学会研究報告 2013-ARC-207&2013-HPC-142, 2013年12月16日.
• 松本 洋平，和田 康孝，近藤 正章，本多 弘樹， "GPUにおける走行時パワーゲーティング向けスレッドブロック割り当ておよびワープ発行制御手法"， 情報処理学会研究報告 2013-ARC-207&2013-HPC-142, 2013年12月16日.
• 和田 康孝，カオ タン，近藤 正章，本多 弘樹， "HPCシステムにおける電力・性能可視化ツールに関する比較検討"， 情報処理学会研究報告 2013-ARC-207&2013-HPC-142, 2013年12月16日.
• 重松 拓也，薦田 登志矢，中田 尚，三輪 忍，佐藤 洋平，植木 浩， 林越 正紀，清水 徹，中村 宏， "周期実行システムにおける中間データに着目した電力制御手法"， 情報処理学会研究報告 2013-EMB-30, No.5, pp.1-8, 2013.
• 會田 翔，三輪 忍，中村 宏， "電力制約下におけるCPUとネットワークの電力制御協調手法"， p情報処理学会研究報告 2013-HPC-140, No.1, pp.1-8, 2013.

解説記事

• 三輪 忍：編集にあたって， 情報処理 Vol.54 No.7（小特集「ノーマリーオフコンピューティング」）, pp.652-653, 2013.
• 中村 宏，中田 尚，三輪 忍：ノーマリーオフコンピューティング 〜期待と課題〜， 情報処理 Vol.54 No.7（小特集「ノーマリーオフコンピューティング」）, pp.654-660, 2013.

特許

• 和 遠，三輪 忍，中村 宏，「ルータ」，特願 2013-111244．