所属

東京大学大学院 情報理工学系研究科 システム情報学専攻 第8研究室 博士課程3年

研究内容

CPU周波数向上による性能向上を望めなくなった現在, ヘテロジニアス構成のシステムへの 期待が高まっています. ヘテロジニアスシステムでは, 処理の特性に適した構成のプロセッサを 使い分けることができるため周波数向上に依存しない性能向上を実現できるからです. 特に, GPU(画像処理用プロセッサ)を汎用計算に利用しようとするGPUコンピューティング は大きな可能性を秘めています. 一方で, ヘテロジニアス構成のシステムに最適化されたシステム ソフトウェア技術はまだ確立されておらず, 多くのアプリケーションはシステムに搭載された GPUを使いこなすことができず, ヘテロジニアス化による性能向上, 電力効率向上による恩恵を 受けられていないのが現状でもあります.

このような背景の中, CPU-GPUヘテロジニアスシステム向けのシステムソフトウェア技術の発展を目的に コンパイラからランタイムシステムにまたがる様々なトピックについて研究を行っています. 具体的には, GPUの使用率向上によるアプリケーション性能向上を目的として, 指示文ベースのGPUプログラミングモデル, CPU-GPU間におけるタスクスケジューリングに関する研究 を行っています. また, システム全体での電力効率の改善を目的として, パワーゲーティング技術や 動的電源電圧周波数制御(DVFS)をCPU-GPUヘテロジニアスシステムに効果的に適用する研究を行っています.

略歴

連絡先

発表文献

論文誌

1. 有間 英志, 薦田 登志矢, 中田 尚, 三輪 忍,中村 宏 "キャッシュ電源遮断時の性能ペナルティ削減のための損失データプリフェッチ", 情報処理学会論文誌 コンピューティングシステム（ACS), Vol.6, No.3, pp.118-130, Sep. 2013.
2. 薦田 登志矢, 佐々木 広, 近藤 正章, 中村 宏 "細粒度な空き時間を利用したコンパイラによるリーク電力削減手法", 情報処理学会学会論文誌コンピューティングシステム(ACS), Vol.4, No.2, pp.36-50, Oct. 2011.

国際会議(査読あり)

1. Masaaki Kondo, Hiroaki Kobyashi, Ryuichi Sakamoto, Motoki Wada, Jun Tsukamoto, Mitaro Namiki, Weihan Wang, Hideharu Amano, Matsunaga Kensaku, Kudo Masaru, Kimiyoshi Usami, Toshiya Komoda and Hiroshi Nakamura. "Design and Evaluation of Fine-Grained Power-Gating for Embedded Microprocessors", In the Proceedings of the Design, Automation and Test in Europe 2014 (DATE'14), Mar. 2014 (to appear).
2. Toshiya Komoda, Shingo Hayashi, Takashi Nakada, Shinobu Miwa, Hiroshi Nakamura. "Power Capping of CPU-GPU Heterogeneous Systems through Coordinating DVFS and Task Mapping", In the Proceddings of the 31st IEEE International Conference on Computer Design (ICCD'13), pp.349-356, Oct. 2013. PDF
3. Toshiya Komoda, Shinobu Miwa, Hiroshi Nakamura and Naoya Maruyama. "Integrating Multi-GPU Execution into an OpenACC Compiler", In the Proceedings of the 42nd International Conference on Parallel Processing (ICPP'13), pp.260--269, Oct. 2013. PDF
4. Toshiya Komoda, Shinobu Miwa, Hiroshi Nakamura. "Communication Library to Overlap Computation and Communication", In the Proceedings of the 17th International Workshop on High-Level Parallel Programming Models and Supportive Environments (HIPS'12, Workshop Conjunctioned with IPDPS'12), pp.567--573, May. 2012. PDF
5. Toshiya Komoda, Hiroshi Sasaki, Masaaki Kondo and Hiroshi Nakamura. "Compiler Directed　Fine Grain Power Gating for Leakage　Power Reduction in Microprocessor Functional Units", In the Proceedings of the 7th Workshop on Optimizations for DSP and Embedded Systems(ODES'09, Workshop Conjunctioned with CGO'09), , pp.39--48, Mar. 2009. PDF

国内会議

1. 岡本 和也, 薦田 登志矢, 中田 尚, 三輪 忍, 佐藤 洋平, 植木 浩, 林越 正紀, 清水 徹, 中村 宏 "周期実行システムにおける省電力スケジューリングの初期検討" 情報処理学会研究報告 2012-EMB-26(4), pp.1-8, 2012年9月
2. 薦田 登志矢, 三輪 忍, 中村 宏 "CPU・GPU間通信向け先読み機構の検討", 情報処理学会研究報告 2012-ARC-201(25), pp.1-8, 2012年8月
3. 有間 英志，薦田 登志矢, 三輪 忍, 中村 宏 "アイドル時キャッシュ電源遮断における性能ペナルティ削減手法の実装" 情報処理学会研究報告 2012-ARC-201(15), pp.1-7, 2012年8月
4. 有間 英志，薦田 登志矢, 三輪 忍, 中村 宏 "アイドル時のキャッシュ電源遮断による性能ペナルティとその削減手法", 情報処理学会研究報告 2011-ARC-198, pp.1-6, 2012年1月
5. 薦田 登志矢, 三輪 忍, 中村 宏 "OpenCLを用いたパイプライン並列プログラミングAPIの初期検討", 情報処理学会研究報告 2011-ARC-197(10), pp.1-7, 2011年11月
6. 小林 弘明，茂木 勇，木村 一樹，薦田 登志矢, 佐藤 未来子, 近藤 正章, 中村 宏，並木 美太郎 "OSにおける細粒度パワーゲーティング向けオブジェクトコードの実行時管理機構の研究", 情報処理学会研究報告 2011-OS-117, pp.1-8, 2011年4月
7. 薦田 登志矢, 佐々木 広, 近藤 正章, 中村 宏 "リーク電力削減のためのコンパイラによる細粒度スリープ制御", 先進的計算基盤システムシンポジウム(SACSIS2009)予稿集, pp.11-18, 2009年5月
8. 薦田 登志矢, 佐々木 広, 近藤 正章, 中村 宏 "リーク電力削減のためのコンパイラによるスリープ制御の初期検討", 情報処理学会研究報告 2008-ARC-180, pp.33-38, 2008年10月

学位論文

1. 修士論文, "コンパイラによるプロセッサのリーク電力削減手法", (指導教員 中村 宏) 2010年 3月 PDF